- 相關(guān)推薦
基于FPGA實現(xiàn)FIR濾波器的研究
摘要：針對在FPGA中實現(xiàn)FIR濾波器的關(guān)鍵--乘法運算的高效實現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計了FIR濾波器。通過FPGA仿零點驗證，證明了這一方法是可行和高效的，其實現(xiàn)的濾波器的性能優(yōu)于用DSP和傳統(tǒng)方法實現(xiàn)FIR濾波器。最后介紹整數(shù)的CSD表示和還處于研究階段的根據(jù)FPGA實現(xiàn)的要求改進(jìn)的最優(yōu)表示。數(shù)字濾波器是語音與圖像處理、模式識別、雷達(dá)信號處理、頻譜分析等應(yīng)用中的一種基本的處理部件，它能滿足波器對幅度和相位特性的嚴(yán)格要求，避免模擬乙波器所無法克服的電壓漂移、溫度漂移和噪聲等問題。有限沖激響應(yīng)(FIR)濾波器能在設(shè)計任意幅頻特性的同時保證嚴(yán)格的線性相位特性。
目前FIR濾波器的實現(xiàn)方法有三種：利用單片通用數(shù)字濾波器集成電路、DSP器件和可編程邏輯器件實現(xiàn)。單片通用數(shù)字濾波器使用方便，但由于字長和階數(shù)的規(guī)格較少，不能完全滿足實際需要。使用DSP器件實現(xiàn)雖然簡單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號處理任務(wù)，相對于串行運算為主導(dǎo)的通用DSP芯片來說，其并行性和可擴(kuò)展性更好。但長期以來，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時序控制上，很少有信號處理方面的應(yīng)用，其原因主要是因為在FPGA中缺乏實現(xiàn)乘法運算的有效結(jié)構(gòu)。現(xiàn)在這個問題得到了解決，使FPGA在數(shù)字信號處理方面有了長足的發(fā)展。
圖1
1 分布式運算原理
分布式算法(DA)早在1973年就已經(jīng)被Croisier提出來了，但是直到FPGA出現(xiàn)以后，才被廣泛地應(yīng)用在FPGA中計算乘積和。
一個線性時不變網(wǎng)絡(luò)的輸出可以用下式表示：
=c[0]x[0] c[1]x[1] … c[N-1]x[N-1]
假設(shè)系數(shù)c[n]是已知常數(shù)，x[n]是變量，在有符號DA系統(tǒng)中假設(shè)變量x[n]的表達(dá)式如下：
式中，xb[n]表示z[叫的第b位，而x[n]也就是x的第n次采樣。于是，內(nèi)積y可以表示為：
重新分別求和（也就是分布式算法的由來），其結(jié)果如下：
從(1)式可以發(fā)現(xiàn)，分布式算法是一種以實現(xiàn)乘加運算為目的的運算方法。它與傳統(tǒng)算法實現(xiàn)乘加運算的不同在于執(zhí)行部分積運算的先后順序不同。分布式算法在實現(xiàn)乘加功能時，是通過將各輸入數(shù)據(jù)的每一對應(yīng)位產(chǎn)生的部分積預(yù)先進(jìn)行相加形成相應(yīng)的部分積，然后再對各個部分積累加形成最終結(jié)果的，而傳統(tǒng)算法是等到所有乘積已經(jīng)產(chǎn)生之后再來相加完成乘加運算的。與傳統(tǒng)串行算法相比，分布式算法可極大地減少硬件電路的規(guī)模，提高電路的執(zhí)行速度。它的實現(xiàn)框圖如圖1(虛線為流水線寄存器)所示。
圖2
2 用分布式原理實現(xiàn)FIR濾波器
2．1 串行方式
當(dāng)系統(tǒng)對速度的要求不高時，可以采用串行的設(shè)計方法，即采用一個DA表、一個并行累加器和少量的寄存器就可以了。
在用LUT實現(xiàn)串行分布式算法的時候，假設(shè)系數(shù)為8位，則DA表的規(guī)模為2N×8位。可以看到如果抽頭系數(shù)N過多，則DA表的規(guī)模將十分龐大。這是因為LUT的規(guī)模隨著地址空間的變化(也就是N的增加)而呈指數(shù)增加。例如EPFl0K20包含1152個LC，而一個27×7位的表就需要394個LC。當(dāng)N過大時，一個FPGA器件就不夠用了。
為了減小規(guī)模，可以利用部分表計算，然后將結(jié)果相加。假定長度為LN的內(nèi)積為：
將和分配到L個獨立的N階并行DA的LUT之中結(jié)果如下：
如圖2所示，實現(xiàn)一個4N的DA設(shè)計需要3個次輔助加法器。表格的規(guī)模從一個2 N×B位的LUT降到4個2 N×B的位表。
如果再加上流水線寄存器，由于EPFl0K20每個LC后面都跟有一個寄存器，所以并沒有增加電路規(guī)模，而速度卻得到了提高。
2．2 并行方式
采用并
【基于FPGA實現(xiàn)FIR濾波器的研究】相關(guān)文章：
基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)03-18
基于頻罩法的FIR濾波器的設(shè)計03-07
基于TMS320VC5416的FIR數(shù)字濾波器設(shè)計與實現(xiàn)03-07
基于MATLAB的FIR數(shù)字濾波器設(shè)計03-07
基于FPGA的TS over lP的設(shè)計與實現(xiàn)03-21
基于流水線技術(shù)的并行高效FIR濾波器設(shè)計03-18