eda的一些問題解答

時間：2024-10-25 14:28:39 EDA技術(shù)培訓(xùn) 我要投稿

相關(guān)推薦

關(guān)于eda的一些問題解答

　　EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。下面YJBYS小編為大家整理了關(guān)于eda的一些問題解答，希望對你有所幫助。

　　PCB Layout中直角走線會產(chǎn)生什么影響?

　　直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢?從原理上說，直角走線會使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實(shí)不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。

　　直角走線的對信號的影響就是主要體現(xiàn)在三個方面：一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時間;二是阻抗不連續(xù)會造成信號的反射;三是直角尖端產(chǎn)生的EMI.傳輸線的直角帶來的寄生電容可以由下面這個經(jīng)驗(yàn)公式來計(jì)算：C=61W(Er)1/2/Z0在上式中，C就是指拐角的等效電容(單位：pF)，W指走線的寬度(單位：inch)，εr指介質(zhì)的介電常數(shù)，Z0就是傳輸線的特征阻抗。

　　由于直角走線的線寬增加，該處的阻抗將減小，于是會產(chǎn)生一定的信號反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計(jì)算公式來算出線寬增加后的等效阻抗，然后根據(jù)經(jīng)驗(yàn)公式計(jì)算反射系數(shù)：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走線導(dǎo)致的阻抗變化在7%-20%之間，因而反射系數(shù)最大為0.1左右。

　　saber仿真中的問題處理方法

　　由于saber仿真要求較高，所以給新人造成了一些困擾，現(xiàn)在我們交流下一些常見錯誤的解決方法：

　　1)設(shè)置元件屬性時加了單位，這就要抽臉了，初犯可以寬恕。

　　2)元件名文件名路徑名有重復(fù)，saber也會報錯。

　　3)***error "Alg_no_solution" *** Cannot find nonlinear system solution.

　　***error "Alg_iterations" *** Too many iterations.

　　我常用的方法是增大target iterations和max newton iterations，有時減小trunction error，一般都能解決。當(dāng)然也有其它方法，看另一個貼中我上傳的資料。

　　4)*** ERROR "ALG_SINGULAR_JACOBIAN" *** Singular Jacobian matrix

　　先看你是否有自建的模型，可能模型錯了，如果確定無誤或沒有，接著看。

　　是否接地，saber中不能有獨(dú)立的系統(tǒng)的，即使隔離也需要共地，不然仿不了。

　　出現(xiàn)了電壓環(huán)路電流環(huán)路，解決方法：給電容電感加初始值(或者并聯(lián)一個很大的電阻串聯(lián)很小的電阻仿過后去掉再仿它就搞定了，有些人就納悶了怎么會這樣，saber就這樣這跟初始狀態(tài)有關(guān)，有時第一天不行，第二天又能仿了)。

　　還有一個就是模型越界了，那就需要仔細(xì)檢查電路了。saber用戶指南dc一章也對調(diào)試方法進(jìn)行了講解，不過比較煩人。