• <sub id="h4knl"><ol id="h4knl"></ol></sub>
    <sup id="h4knl"></sup>
      <sub id="h4knl"></sub>

      <sub id="h4knl"><ol id="h4knl"><em id="h4knl"></em></ol></sub><s id="h4knl"></s>
      1. <strong id="h4knl"></strong>

      2. 單芯片多處理器是什么

        時間:2024-08-12 13:28:54 計算機應用 我要投稿
        • 相關推薦

        單芯片多處理器是什么

          單芯片多處理器簡稱CMP,也指多核心。CMP是由美國斯坦福大學提出的,其思想是將大規模并行處理器中的SMP集成到同一芯片內,各個處理器并行執行不同的進程。

          與CMP比較, SMT處理器結構的靈活性比較突出。但是,當半導體工藝進入0.18微米以后,線延時已經超過了門延遲,要求微處理器的設計通過劃分許多規模更小、局部性更好的基本單元結構來進行。

          相比之下,由于CMP結構已經被劃分成多個處理器核來設計,每個核都比較簡單,有利于優化設計,因此更有發展前途。目前,IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結構。多核處理器可以在處理器內部共享緩存,提高緩存利用率,同時簡化多處理器系統設計的復雜度。

          2005年下半年,Intel和AMD的新型處理器也將融入CMP結構。新安騰處理器開發代碼為Montecito,采用雙核心設計,擁有最少18MB片內緩存,采取90nm工藝制造,它的設計絕對稱得上是對當今芯片業的挑戰。它的每個單獨的核心都擁有獨立的L1,L2和L3 cache,包含大約10億支晶體管。

        【單芯片多處理器是什么】相關文章:

        intel主板芯片組是什么09-12

        電腦AMD主板芯片組是什么10-07

        體育單招是什么09-02

        intel主板芯片組是什么東西10-14

        單芯片電化學傳感器可同步檢測多種離子08-17

        深究芯片的制造過程及硬件成本05-06

        研發芯片全靠PPT的創業者11-01

        淘寶刷單放單的流程教程與技巧10-04

        如何品鑒單品咖啡-單品咖啡的品鑒方法07-08

        跟單員操作實務講義:工藝單跟單流程10-16

        在线咨询
        国产高潮无套免费视频_久久九九兔免费精品6_99精品热6080YY久久_国产91久久久久久无码
      3. <sub id="h4knl"><ol id="h4knl"></ol></sub>
        <sup id="h4knl"></sup>
          <sub id="h4knl"></sub>

          <sub id="h4knl"><ol id="h4knl"><em id="h4knl"></em></ol></sub><s id="h4knl"></s>
          1. <strong id="h4knl"></strong>

          2. 欧美亚洲中文精品三区 | 亚洲天堂在线观看网址 | 中文字幕制服丝袜在线播放 | 中文字幕在线流畅不卡精品 | 久久综合天天精品 | 久久国产精品二区视频 |

            單芯片多處理器是什么

              單芯片多處理器簡稱CMP,也指多核心。CMP是由美國斯坦福大學提出的,其思想是將大規模并行處理器中的SMP集成到同一芯片內,各個處理器并行執行不同的進程。

              與CMP比較, SMT處理器結構的靈活性比較突出。但是,當半導體工藝進入0.18微米以后,線延時已經超過了門延遲,要求微處理器的設計通過劃分許多規模更小、局部性更好的基本單元結構來進行。

              相比之下,由于CMP結構已經被劃分成多個處理器核來設計,每個核都比較簡單,有利于優化設計,因此更有發展前途。目前,IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP結構。多核處理器可以在處理器內部共享緩存,提高緩存利用率,同時簡化多處理器系統設計的復雜度。

              2005年下半年,Intel和AMD的新型處理器也將融入CMP結構。新安騰處理器開發代碼為Montecito,采用雙核心設計,擁有最少18MB片內緩存,采取90nm工藝制造,它的設計絕對稱得上是對當今芯片業的挑戰。它的每個單獨的核心都擁有獨立的L1,L2和L3 cache,包含大約10億支晶體管。